在PC發展成為暢銷的消費類產品的初期，英特爾公司便已決定將注意力集中在一種重要的性能指標--處理器時鐘速度上。每一代產品的處理器時鐘速度都攀升90～100MHz，并穩步提高到了數百兆赫，現在已經達到GHz級。在處理器時鐘速度成為一種衡量PC性能的標準之后，英特爾公司與AMD公司仍在進一步提高處理器的速度。因此，處理器時鐘速度在提高PC性能方面依然扮演著重要角色。但是，消費者開始認識到，就他們的具體任務而言，其他因素可能對提高機器的總體性能的貢獻更大；比如，一個快速硬盤可能會使你機器速度的提高比升級到更高時鐘速度的處理器的效果還要大。
圖 2 傳統的SO-8封裝用模制材料把管芯包封起來，并主要靠互連引腳來散熱。
正如微處理器引領邏輯設計一樣，它們也是低功率變換方面的驅動力；為PC處理器供電的負載點穩壓器想必在不到2V電壓下已可提供80～90A電流，因此預計到2005年，微處理器芯核的功率需求在1V電壓下將達到130A。這些安培數表示了峰值電流需求；即使采用4GHz處理器芯片常用的特殊散熱措施，這些芯片也不能連續地耗散130W的功率。芯片上大功能塊可根據需要進行開與關，因此對VRM（穩壓器模塊）的超快速瞬態響應的要求愈來愈高。到2005年，你將需要制造一種以400A/μS的響應速度工作，以滿足服務器CPU需要的穩壓器。
如果你更多地關注尖端的Pentium或者Athlon VRM，而不大關注苛刻的應用，那么，上述信息是否切題呢？如果你只想將最新器件用作控制功率流的固體開關，則上述信息或許不是切題的（參見附文《更高的集成度？》）。你可以相信這些器件具有很小的尺寸以及最小的導通電阻額定值。從事手持式或電池供電設備設計的設計師也可從硅工藝的改進中獲得種種好處，硅工藝現已生產出近乎理想的開關，其封裝尺寸遠小于本文討論的SO-8封裝。SO-8及其派生的封裝似乎吸引人們在最近對其進行最大的開發活動，這可能是這些封裝體現了很高的電氣性能與小得可以接受的電路板空間需求的最有效組合。但是，盡管最新的Pentium的種種需求代表一種極端情況，但卻正在規定適用于其他開關器件與變換器的一套規則。對VRM的需求和對同步整流技術的改進，意味著額定電壓較低的開關將首先發生器件與封裝的革新，但是VRM所能達到的性能將會對其他方面樹立信心。
可以減小但不能到零
至今，器件制造商業已大幅度地減小了FET自身的導通電阻。他們也已減小了在滿足電流承受能力的條件下封裝器件所占用的電路板面積，這的確也是一個好消息。制造商減小電路板面積，是通過改進封裝、在相同的封裝下容納更大硅管芯以及提高硅管芯單位面積的電流承受能力三種措施來實現的。管芯較小，使開關完全導通所需的柵極電荷也較小--盡管這兩個參數之間不存在確切的關系，而且兩者之間的比值取決于不同制造商生產的器件的幾何尺寸。
導通電阻不能達到零這一事實可能會完全沖淡上述的好消息；你仍然需要把器件所產生的熱量散出去，而且這一熱量現在就局限在比以前更小的區域中，這使得將管芯所產生的熱量傳送到電路板或者散熱片的工作變得更加復雜。電源制造商Lambda公司的技術主管Andy Skinner指出，從用戶的觀點看，放棄了引證"當你將某個器件安裝在1平方英寸的銅片上面時，管芯溫度就會上升" 的數據表。他解釋說，首先，他使用這些封裝與器件的理由是沒有這一類面積供使用。Skinner補充說，事實上，Lambda公司決不使用接近其額定電流的FET。Skinner指出，"在極高效率需求的推動下"，Lambda公司 "正在利用這些很低的RDS(ON) 值，而電流額定值幾乎是作為副產品出現的"。Lambda 公司剛剛推出了Tarka系列非絕緣DC/DC變換器。它采用包含散熱銅層與電流傳導銅層的4層電路板來平衡整個電路板的溫升(圖 1)。
SO-8 封裝尺寸最近受到了廣泛的關注。盡管其發明者從未打算將它用作功率器件封裝，但是，SO-8的原始結構幾乎并未改變其作為IC封裝的功能；管芯是通過絲焊連接到內部引線框架上的，整個器件被壓模成形(圖 2)。你可利用封裝的8根引線進行連接，8根引線也是器件熱量散發到電路板的主要通道。各種各樣的新型封裝格式都由同一基本外形派生來的，其目的都是為了提高電導率與熱導率。
提高效率的一種最重要的步驟就是通過清除引線框架以下的模制化合物并使引線框架的金屬直接接觸印制電路板，改進管芯與印制板之間的熱接觸。引線框架的下表面成為你焊接到印制電路板上的一個較大的漏極接觸點。它具有相當大的金屬－金屬接觸面積，以便將電路板上的熱量傳導到外面。作為副產品，它還能產生一種更薄的器件，因為去除模制化合物就可減小厚度；而且也無需將引線"輕推"到電路板上，因為焊接面就是引線框架底部。按照Vishay Siliconix公司的PowerPak外形所研制的最新產品就是這一結構的范例。Si7882DP是一種用于DC/DC變換器及類似器件的N溝道低柵電荷快速開關。在柵極驅動電壓分別為2.5V與4.5V 時，可提供18A和22A額定電流，此時的導通電阻分別為8 mW和5.5 mW。(這些數字表示了等效的I2R 管芯功率耗散。) VDS 為12V。在實現PowerPak時，封裝在印制板上所占面積仍然是6.5′5.5 mm ，但其厚度為1.07 mm 。漏極接觸點也延伸到一個邊緣的所有4個焊接區，占據了封裝下表面的大部分。在對面邊緣上的4個焊接區有3個與源極并聯連接，剩余的一個焊接區是柵極。
有一組經驗法則可用來評估降壓型變換器中一對對器件的功率損耗性能，STMicroelectronics公司的數據表是包含有這組經驗性公式的數據表之一。就像注解中所說的那樣，實際器件特性在很大程度上取決于排除器件所散發的熱量的多少。ST公司現在正推出利用其第3代StripFET技術制造的器件。盡管該行業的大部分公司已經選擇基于溝槽的FET結構，但ST公司卻采用另一種結構來實現能達到當今器件性能指標的單元密度。例如，在傳統的有引線的SO-8封裝中，ST公司的30V ST25 NH3LL是柵電荷為60nC、導通電阻為3.5mW的器件。該公司也一直在開發自己的SO-8封裝及其他封裝的變型產品，其中包括D-Pak 。ST公司的Bondless SO-8用直接焊接到管芯上的銅線夾取代了從引線框架到源極的內部焊線。PowerSO-8變型產品具有裸露的引線框架以便將器件產生的熱量發散出去。ST公司的功率MOSFET技術銷售經理Filippo di Giovanni說，經過幾年的開發之后，ST公司幾乎消除了由于封裝給器件造成的所有導通電阻， 使之降低到只有 0.2 mW水平。他又說，試驗表明， ST公司將這些器件用于變換器的低壓側開關中，業已最大限度地降低了觀測到的損耗，其中傳導損耗占主要地位。di Giovanni指出，進一步降低變換器損耗正在變成既是一門科學，更是一門藝術，因為譬如講，不同的FET參數組合再加上布局會產生意想不到的和有損耗的電壓尖峰信號。
圖 3 LFPak是對SO-8的熱性能和電性能進行改進的一系列封裝的一種變型產品；引線框架底部在封裝的下面形成一個很大的焊接區，導電性更高和電感更小的連接方法取代了絲焊。
日立公司和飛利浦公司都使用LF-Pak (圖 3)，LF-Pak遵循相同的原理，即位漏極接觸點占據封裝下表面的大部分，源極接觸點有點像通過金凸塊連接到管芯的頂部的第二個引線框架。日立公司的數字表明，與SO-8相比，這種結構使溝道到外殼的熱阻從50oC/W降低到3oC/W，并使電阻和電感比減小一半左右。飛利浦公司的電源產品銷售經理Ian Moulding將這一結構描述為將管芯"夾在中間"的引線框架。飛利浦公司生產的最受歡迎的器件之一就是導通電阻額定值為8.2 mW的FET；當你將該器件用作同步降壓型變換器布局中的控制FET時，該器件可在柵極電荷與電阻之間提供最好的平衡。飛利浦公司正在將這一原理推廣應用于稱為"m-TrenchMOS"系列的小型器件中。比如，該公司將銅引線框架放入SOT-23封裝中，以制作可為薄型LCD顯示板和PCMCIA卡等器件提供4～5A電流的薄型負載點變換器。Moulding說，這些小型封裝中的焊接線是提高性能的限制因素。
出色地將TO-3縮小
在SO-8封裝開發中最基本的成果是國際整流器（IR）公司的DirectFET，它僅從表面安裝器件和可裝在相同外形之內這一意義上講，是一種SO-8系列封裝。
圖 4 國際整流器公司的DirectFET是又回到用金屬外殼來安放功率晶體管的方式；管芯直接焊接到外殼的內表面上(a)。在截面圖中，LFPak揭示了與管芯兩側的直接熱連接與電連接 (b)的情況。
DirectFET (圖 4) 使用倒碟狀小型金屬外殼。在兩個相對的邊緣上，封裝的側面延伸到接觸焊區，形成FET的漏極連線；外殼電位等于漏極電位。管芯直接連接封裝的金屬。管芯倒置在封裝之中，其源極接點與柵極接點同漏極接頭處在同一平面上，以便于用回流焊直接焊接到印制電路板上。因此，在封裝形成的"電橋" 的任何一個末端都有漏極接觸點。你可以將印制線看作是封裝的任何一側外面的源極接點與柵極接點。據IR公司的DirectFET平臺開發總監Andrew Sawle說，焊接區平面與封裝邊緣之間的高度差約0.12 mm 左右。當對封裝進行回流焊時，封裝邊緣與在封裝下面經過的源極/漏極印制線之間的間隙約為1/4 mm左右。Sawle證實，印制線在封裝一側下面通過時需要邊界明確的焊接掩模。
圖 5 在普通的控制-FET/同步-FET布局中，你可以利用DirectFET自身的銅片形成一段電感很小的大電流通路。
DirectFET的金屬外殼允許人們實現創新的電路布局。你可以利用低壓側晶體管的一段外殼作為低阻抗的印制電路板"印制線"，把高壓側晶體管與輸出電感器連接起來，以進一步減少寄生參數 (圖 5)。Sawle說，在一個電路中，單單這種布局就使效率提高了1%。使用 "阻抗"這一術語是有意圖的。IR公司的測量結果表明，當開關頻率上升到 1 MHz以上時，寄生分量甚至是趨膚效應便開始對穩壓器和變換器的性能產生顯著的影響。封裝電感量與印制板印制線電感量的作用開始顯現；IR公司聲稱它能解決這一問題，因為金屬封裝的固有電感量是極小的。IR公司根據理論原理建立了其封裝設計的基本電氣參數--電阻與電感--的模型，并且通過測量證實了這一模型。測量這些參數是一項具有挑戰性的工作，因為你必須具有能分辨低于1 nH電感量的能力。
DirectFET還給電源電路設計人員提出了一個較新的問題：你如何用這些新封裝進行樣機開發？如果表面安裝式封裝有引線，你就可以用傳統的焊接工具進行引線與電路板之間的連接。然而，無底SO-8型封裝與DirectFET的電性能和熱性能，取決于器件下面的焊接區與印制板上相應的焊接區之間是否焊接良好。這種焊接需要采用回流焊，最低限度的設備是熱風點動式回流"焊槍"。IR公司已經創造了各種小型一次性網版，用以形成正確的焊接區焊膏圖形，來直接連接單個FET器件。有了一次性單器件網版，你就可以用微型刮刀來涂上焊膏，然后去掉網版，用鑷子或微機械手放置FET，對印制板進行預熱，向器件吹熱風以使焊料回流。
對改進電路板熱傳導性能的關注是以你首先想要這么做為前提的。然而，附近可能有一些元件已散發出過多的熱量到印制板中，唯一有效的銅散熱區也許是中間層。利用金屬外殼器件，你可以通過強制空氣、導熱膠墊或者熱管從頂部表面排除部分熱量。這些措施也可用于模制的變型產品，然而，由于管芯與頂部表面之間有環氧樹脂，這種方法的效果不佳。
無論如何，由于半導體開關所產生的損耗已趨近最小值，很難再繼續改進，因此，你需要直接關注更高效的設計方法，如由磁性元件組成的設計，以進一步降低損耗。
LFPak、PowerPak、DirectFET以及其他封裝所裝的器件，其數據表列出的導通電阻值只有2～3 mW。因此，你必須保證與封裝的連接線以及封裝四周的連接線具有同樣的低電阻，否則互連線的傳導損耗就會超過FET自身的傳導損耗。印制板上1盎司銅箔的電阻率約為 0.5 mW/平方英寸。FET制造商提供小型器件，因此，你自然就想利用這些器件所騰出的電路板面積來裝入周圍的元件。如果你找到地方安排一條通向你開關的源極連線或者漏極連線的2mm寬印制線，那么，僅8mm長的這種印制線就可以產生與 FET本身一樣大的電阻。很顯然，人們需要最大的銅箔面積、很短的印制線和可靠的互連線。你可能需要考慮在各印制板層中的至少一層上敷設更多的銅箔，因此大電流通孔設計對于你需要在各層之間傳送大電流、散熱或者同時傳送大電流和散熱的區域來說是非常重要的。
某些關鍵參數，如柵極/源極電容對柵極/漏極電容之比，也會影響效率。用于開關變換器的每一對器件甚至是每一種布局都會顯示出它自己的二階特性。當你用最新一代FET來降低傳導損耗，進而大大提高總效率時，這些現象無關緊要，但話又說回來，你到哪里去尋找這種更低的損耗呢？
由于傳導損耗在低壓側開關中占主導地位，你就必須在高壓側開關中尋求減小開關損耗。在 Fairchild公司的封裝專家John Bendel已將注意力集中在低壓側FET的反向恢復時間的重要性上。降壓型變換器電路需要在兩個開關的"導通"周期之間有一定的關斷時間或者空載時間。自適應空載時間控制器設定這一參數，并且大多數設計現在都已將它微調到最小值。對于低壓側開關來說，Fairchild公司建議采用其SyncFET，即具有肖特基二極管結構的溝槽MOSFET (實際上是"分級漏-溝槽MOS阻擋層肖特基二極管")。在SyncFET中，Fairchild公司在該器件的每一單元層上將FET與肖特基二極管制作在一起，以略微降低導通電阻為代價換取極快的恢復時間。(該設計分配給肖特基二極管的一些硅面積，在其他情況下是供FET溝槽使用的。) 根據Fairchild公司的分析，這一設計會產生違反直覺的結果，表明在某些情況下，在傳導損耗占據主要角色的低壓側使用導通電阻較大的器件會產生較低的總損耗。其論據是，在空載時間最小的情況下，在低壓側開關在其關斷后（通過FET的固有二極管或外部肖特基二極管）恢復之前導通的高壓側開關實際上正在導通，進入短路狀態。這種情況就形成了開關空載時間要避免的快速通過電流的短尖峰信號。這種能量表現為高壓側開關的額外發熱。Bendel暗示，在你的輸出電壓是輸入電壓的很小一部分時，你就可以更多地看到這一效應；在開關頻率升高，導致FET/肖特基二極管對周圍的寄生電感減慢恢復電流時，你也會看到這一效應。他補充說，這類現象是極難測量的。在演示時， Fairchild公司用Spice進行了全面的分析，并且通過對印制板的熱成像證實了這種仿真。在由19V輸入電壓變為1.2V輸出電壓，輸出電流為12A的穩壓器中，用導通電阻為7mW的 SyncFET代替正規的4.2mW FET加上外部肖特基二極管，使效率提高了1%，而且熱成像證實，高壓側FET溫度實際有所下降。
Lambda公司的Skinner確認了熱成像照相機在發現總效率相差百分之零點幾方面的價值，并將這種工具稱作是"完全不可缺少的"。(有關實例，請訪問www.flirthermography.com網站。) 當這場導通電阻競賽漸漸無聲無息，所得好處越來越小時，你將不得不利用更多的技術，如熱成像，來識別二階效應與寄生分量細微的相互作用，因為它們會降低你產品的效率。
